搜索
您当前位置： 电子仪器网 >> 综合资讯 > 详细信息
东京大学联手其他公司将晶圆实现极薄化
相关专题： 国际要闻  发布时间：2010-06-28
资讯导读：　　在半导体制造技术国际会议2010 Symposium on VLSI Technology上，东京大学宣布与大日本印刷

　　在半导体制造技术国际会议“2010 Symposium on VLSITechnology”上，东京大学宣布与大日本印刷、富士通微电子（现富士通半导体）、富士通研究所以及迪思科（Disco）共同在厚度降至10μm以下的半导体晶圆上形成了强介电体存储器（FeRAM）和CMOS逻辑电路，并证实在薄型化前后元件特性没有发生大的变化。该研究目的是利用在晶圆上层叠晶圆，即通过TSV（Through Silicon Via，硅贯通孔）进行三维连接的WoW（Wafer-on-Wafer）技术，安装层叠100层的超大容量存储器，将高度控制在2mm以内等。

来源：维库电子市场网   编辑：admin  
本文标签： 电子资讯 国际技术创新
免责声明： 本站所有信息均来自网络和相关会员发布，本站已经过审核，如有发现第三者他人利用各种借口理由和不择手段恶意发布、涉及到您或您单位的肖像及知识产权等其他不便公开的隐私和商业信息时，敬请及时与我们联系删除处理。但为此造成的经济或各种纠纷损失本站不负任何责任，特此声明！ 本站联系处理方式：图文发送至QQ邮箱: 523138820@qq.com或微信: 523138820，联系手机: 15313206870。
返回顶部

相关资讯

资讯排行

视觉焦点