您当前位置: 电子仪器网 >> 综合资讯 > 详细信息
三星的逻辑LSI硅代工业务 完成32nm工艺量产准备
相关专题: 企业动态  发布时间:2010-06-17
资讯导读:  韩国三星电子宣布,该公司的硅代工部门已经完成了32nm工艺SoC(System on aChip)工艺技

韩国三星电子宣布,该公司的硅代工部门已经完成了32nm工艺SoC(System on aChip)工艺技术的开发,并做好了受托生产的准备工作。能够代工量产采用high-k绝缘膜和金属栅极技术的低功耗版(LP)工艺,以便携产品用SoC为对象的产品。目前已经在该公司的硅代工业务基地--韩国器兴的300mm生产线“S生产线”上完成了工艺验证。


  三星采用的32nm工艺的基础是三星通过以美国IBM为主的CMOS工艺技术联合开发联盟(IBM Joint DevelopmentAlliance)开发的技术。该技术采用了在晶体管制造工艺的开始部分形成金属栅极的“先行栅极(GateFirst)方式”,通过最小化对电路板图案的限制(RDR:Restrictive DesignRule,限制性设计规则),与45nm工艺相比集成密度提高了一倍。三星表示,“这是一项用于微细化的工艺,可轻松过渡到28nm代LP工艺”.


  作为32nm工艺验证的一部分,三星电子试制了SoC,已经证实与采用45nm代LP工艺的SoC相比可削减功耗。据介绍,在工作频率相同的条件下,可将工作时的功耗和漏电耗能分别降低30%和55%C中配备了三星硅代工业务合作企业的IP.分别为英国ARM的处理器内核“ARM1176 core”与物理IP(标准单元和内存编译器等),以及美国新思科技(Synopsys)的“USB 2.0 OTG”等。


  此外,三星还通过与新思科技、美国益华电脑(Cadence Design Systems)以及美国明导科技(MentorGraphics)等大型EDA厂商之间的合作,在32nm代LP工艺的设计流程中采用了下面提到的技术。分别是(1)电源门控(PowerGating)、多阈值电压、多通道长度以及自适应体偏置(BodyBias)等漏电耗能削减技术;(2)统计静态时序分析(SSTA:Statistical Static TimingAnalysis);(3)单元级别以及芯片级别的多种DFM(Design ForManufacturability,可制造性设计)。

来源:LED环球在线   编辑:admin  
免责声明: 本站所有信息均来自网络和相关会员发布,本站已经过审核,如有发现第三者他人利用各种借口理由和不择手段恶意发布、涉及到您或您单位的肖像及知识产权等其他不便公开的隐私和商业信息时,敬请及时与我们联系删除处理。但为此造成的经济或各种纠纷损失本站不负任何责任,特此声明! 本站联系处理方式:图文发送至QQ邮箱: 523138820@qq.com或微信: 523138820,联系手机: 15313206870。